2020-03-17
2020-03-09
L'intégration de semi-conducteurs III-V (par exemple GaAs et GaN) et de silicium sur isolant (SOI)-CMOS sur un substrat Si de 200 mm est démontrée. La plaquette donneuse SOI-CMOS est temporairement collée sur une plaquette de poignée en Si et amincie . Un second substrat GaAs/Ge/Si est ensuite lié à la plaquette de poignée contenant SOI-CMOS. Après cela, le Si du substrat GaAs/Ge/Si est éliminé. Le substrat GaN/Si est ensuite lié à la plaquette de poignée contenant SOI-GaAs/Ge. Enfin, la plaquette de poignée est libérée pour réaliser la structure hybride SOI-GaAs/Ge/GaN/Si sur un substrat Si. Par cette méthode, les fonctionnalités des matériaux utilisés peuvent être combinées sur une seule plate-forme Si. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Des couches de p-3C–SiC hautement dopées de bonne perfection cristalline ont été développées par épitaxie par sublimation sous vide. L'analyse des spectres de photoluminescence et de la dépendance à la température de la concentration en porteurs montre qu'au moins deux types de centres accepteurs à ~ E V + 0, 25 eV et à E V + 0, 06–0, 07 eV existent dans les échantillons étudiés. Une conclusion est atteinte que des couches de ce type peuvent être utilisées comme émetteurs p dans des dispositifs 3C-SiC. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Nous rapportons les variations des courants des cristaux semi-conducteurs CdZnTe lors de l'exposition à une série de diodes électroluminescentes de différentes longueurs d'onde allant de 470 à 950 nm. Les changements dans le courant à l'état d'équilibre d'un cristal de CdZnTe avec et sans illumination ainsi que la dépendance temporelle des effets d'illumination sont discutés. L'analyse des courants de masse de dépiégeage et transitoires pendant et après l'excitation optique donne un aperçu du comportement des pièges de charge dans le cristal. Un comportement similaire est observé pour l'illumination d'un second cristal de CdZnTe suggérant que les effets d'illumination globaux ne dépendent pas du cristal. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Les propriétés électriques des plaquettes collées à température ambiante fabriquées à partir de matériaux avec différentes constantes de réseau, telles que p-GaAs et n-Si, p-GaAs et n-Si [tous deux avec une couche de surface d'oxyde d'indium et d'étain (ITO)], et n -GaN et p-GaAs, ont été étudiés. L'échantillon de p-GaAs//n-Si lié présentait une résistance d'interface électrique de 2,8 × 10 −1 Ω cm 2 et présentait des caractéristiques de type ohmique. En revanche, l'échantillon p-GaAs/ITO//ITO/n-Si lié présentait des caractéristiques de type Schottky. L'échantillon de tranche de n-GaN//p-GaAs lié présentait des caractéristiques de type ohmique avec une résistance d'interface de 2,7 Ω cm 2 . À notre connaissance, il s'agit du premier exemple rapporté d'une tranche de GaN//GaAs collée avec une faible résistance électrique. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Le paramètre de réseau d' axe a de Bi 2 Se 3 est presque identique à la périodicité de réseau de la surface InP (1 1 1). Nous obtenons ainsi des couches de Bi 2 Se 3 (0 0 0 1) remarquablement lisses en croissance par épitaxie à parois chaudes sur des substrats InP (1 1 1)B. La périodicité adaptée au réseau est préservée dans les directions [1 1 0] et [ ] de la surface (0 0 1). Les couches de Bi 2 Se 3 développées sur des substrats InP (0 0 1) présentent une symétrie dans le plan de 12 fois lorsque la direction [ ] de Bi 2 Se 3 est alignée sur l'une des deux directions. Lorsque le substrat InP orienté (1 1 1)s sont inclinées, les couches de Bi 2 Se 3 (0 0 0 1) développent des marches d'une hauteur d'environ 50 nm. L'inclinaison de l'axe Bi 2 Se 3 [0 0 0 1] par rapport à la surface de croissance est responsable de la création des marches. Il est ainsi mis en évidence que la croissance épitaxiale a lieu plutôt que la croissance de van der Waals. Nous soulignons ses implications sur les états de surface des isolants topologiques. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Nous rapportons un photodétecteur à couche contrainte (SLS) InAs/GaSb de type II (λ_{\rm cut\hbox{-}off} ~4,3 µm à 77 K) avec une conception nBn développée sur un substrat GaAs à l'aide de matrices de dislocation interfaciales inadaptées pour minimiser les dislocations de filetage dans la région active. A 77 K et 0,1 V du biais appliqué, la densité de courant d'obscurité était égale à 6 × 10−4 A cm−2 et la détectivité spécifique maximale D* a été estimée à 1,2 × 1011 Jones (à 0 V). À 293 K, la polarisation nulle D * s'est avérée être ~ 109 Jones, ce qui est comparable au détecteur nBn InAs / GaSb SLS développé sur le substrat GaSb . Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Les procédés de collage direct de plaquettes sont de plus en plus utilisés pour réaliser des structures d'empilement innovantes. Beaucoup d'entre eux ont déjà été mis en œuvre dans des applications industrielles. Cet article examine les mécanismes de liaison directe, les processus développés récemment et les tendances. Des structures collées homogènes et hétérogènes ont été réalisées avec succès avec divers matériaux. Les matériaux actifs, isolants ou conducteurs ont été largement étudiés. Cet article donne un aperçu des processus et des mécanismes de collage direct de tranches de Si et de SiO2 , du collage de type silicium sur isolant, de l'empilement de divers matériaux et du transfert de dispositifs. Le collage direct permet clairement l'émergence et le développement de nouvelles applications, telles que pour la microélectronique, les microtechnologies , les capteurs, les MEM, les dispositifs optiques,biotechnologies et intégration 3D. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Une nouvelle technique d'implantation utilisant l'implantation séquentielle de carbone (C) et de bore (B) est utilisée pour contrôler la diffusion latérale et verticale de B à partir de la région de base p du transistor à effet de champ à épi-canal en carbure de silicium planaire (SiC) ( ECFET ). Les mesures actuelles de spectroscopie transitoire de niveau profond ont été effectuées pour établir l'inter-corrélation entre la diffusion améliorée B et les défauts électriquement actifs introduits par l'implantation séquentielle C et B. Il a été constaté que la formation du niveau de défaut profond est complètement supprimée pour le même rapport (C: B = 10: 1) que celui de la diffusion B dans 4H – SiC. Un mécanisme de diffusion qui est corrélé à la formation du centre D a été proposé pour tenir compte de la diffusion accrue B observée expérimentalement. L'efficacité de la technique d'implantation C et B dans la suppression de l'effet de pincement du transistor à effet de champ à jonction (JFET) est clairement visible à partir de l'augmentation de 3 à 4 fois du courant de drain de l'ECFET 4H – SiC fabriqué pour l'espacement de base p qui a été réduit à environ 3 µm. Cette nouvelle technique d'implantation résistante à la diffusion ouvre des portes pour les plus grandes densités de garnissage grâce à la réduction du pas des cellules unitaires pour les applications de dispositifs SiC haute puissance. Source : IOPscience Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net , envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Informations de contact
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
