2020-03-17
2020-03-09
L'intégration de semi-conducteurs III-V (par exemple GaAs et GaN) et de silicium sur isolant (SOI)-CMOS sur un substrat Si de 200 mm est démontrée. La plaquette donneuse SOI-CMOS est temporairement collée sur une plaquette de poignée en Si et amincie . Un second substrat GaAs/Ge/Si est ensuite lié à la plaquette de poignée contenant SOI-CMOS. Après cela, le Si du substrat GaAs/Ge/Si est éliminé. Le substrat GaN/Si est ensuite lié à la plaquette de poignée contenant SOI-GaAs/Ge. Enfin, la plaquette de poignée est libérée pour réaliser la structure hybride SOI-GaAs/Ge/GaN/Si sur un substrat Si. Par cette méthode, les fonctionnalités des matériaux utilisés peuvent être combinées sur une seule plate-forme Si.
Source : IOPscience
Pour plus d'informations, veuillez visiter notre site Web : www.semiconductorwafers.net ,
envoyez-nous un e-mail à sales@powerwaywafer.com ou powerwaymaterial@gmail.com
Informations de contact
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
